Centro de suporte IP de interface digital serial II
Esta página é organizada em categorias que se alinham com um fluxo de projeto de projeto de interface digital serial II do início ao fim. Você encontrará informações sobre como planejar, selecionar, projetar, implementar e verificar seus núcleos IP de interface digital serial II. Há também diretrizes sobre como criar seu sistema e depurar o design de IP da Interface Digital Serial II.
Obtenha recursos de suporte para Intel Agilex® 7, Intel® Stratix® 10, Intel Arria® 10 e Intel Cyclone® 10 dispositivos a partir das páginas abaixo. Para outros dispositivos, pesquise nos seguintes links: FPGA de documentação, cursos de treinamento, vídeos, exemplos de projeto e base de conhecimento.
1. Seleção de dispositivos e IP
Quais recursos são suportados no SDI II Intel® FPGA IP?
Qual Intel® FPGA de dispositivos devo usar?
O que é o SDI II Intel® FPGA IP core FPGA utilização de recursos?
2. Fluxo de projeto e integração de IP
Documentação
- Guia do usuário do IP Core
- Guia do usuário SDI II Intel® FPGA IP
- Intel Agilex 7 dispositivos
- Guia do usuário do exemplo de design ip da SDI FPGA F-Tile
- Intel Stratix 10 dispositivos
- Guia de usuário® de exemplo de Stratix intel Stratix 10 FPGA IP
- Intel Arria 10 dispositivos
- Guia de usuário Arria exemplo de design IP SDI II® Arria 10 FPGA IP
- Intel Cyclone dispositivos 10 GX
- Guia de usuário Cyclone exemplo de design IP SDI II Intel® FPGA 10 GX
- Intel® FPGA IP notas de versão
- Notas de versão Intel FPGA IP Serial Digital Interface (SDI) II
Como eu gere o núcleo Intel® FPGA IP SDI II?
- Guia do usuário SDI II Intel® FPGA IP, seção 3.2.1. Criando um novo projeto Intel® Quartus® Prime
- Guia do usuário SDI II Intel® FPGA IP, seção 3.2.2. Lançamento do catálogo ip
- Guia do usuário SDI II Intel® FPGA IP, seção 3.2.3. Parametrização do núcleo de IP
Como eu gere o exemplo de projeto SDI II Intel® FPGA IP?
Os links abaixo fornece instruções passo a passo para gerar o exemplo de projeto SDI II Intel® FPGA IP do software Intel Quartus Prime:
- Intel Agilex 7 dispositivos
- Intel Stratix 10 dispositivos
- Intel Arria 10 dispositivos
- Intel Cyclone dispositivos 10 GX
Como eu compilo e testo meu projeto?
Para dispositivos Intel Agilex, Intel Stratix 10, Intel Arria 10 e Intel Cyclone 10 GX, as etapas para compilar e testar seu design SDI II Intel® FPGA IP podem ser encontradas nos seguintes Guias de usuário do exemplo de design SDI II Intel® FPGA IP, na seção "Compilando e testando o design":
- Intel Agilex 7 dispositivos
- Intel Stratix 10 dispositivos
- Intel Arria 10 dispositivos
- Intel Cyclone dispositivos 10 GX
Como posso realizar a simulação Intel® FPGA IP SDI II?
Para Intel Agilex F-tile, Intel Stratix, Intel Arria 10 e Intel Cyclone 10 GX, abaixo estão as etapas para gerar simulação funcional SDI II Intel® FPGA IP:
- Habilite a opção de simulação no editor de parâmetros SDI II Intel® FPGA IP e gere exemplo de projeto de Intel® FPGA IP SDI II
- Intel Agilex 7 dispositivos
- Intel Stratix 10 dispositivos
- Intel Arria 10 dispositivos
- Intel Cyclone dispositivos 10 GX
3. Design da placa e gerenciamento de energia
Diretrizes de conexão de pinos
- Intel Agilex 7 dispositivos
- ® Intel Agilex de conexão de pinos da família de dispositivos
- Intel Stratix 10 dispositivos
- Intel® Stratix® 10 diretrizes de conexão de pinos da família de dispositivos
- Intel Arria 10 dispositivos
- Intel® Arria® diretrizes de conexão de pinos da família de dispositivos GX, GT e SX de 10 GX
- Intel Cyclone dispositivos 10 GX
- Intel® Cyclone® diretrizes de conexão de pinos da família de dispositivos 10 GX
Revisão esquemática
- Intel Agilex 7 dispositivos
- ® Intel Agilex de revisão esquemática de dispositivos
- Intel Stratix 10 dispositivos
- Intel Stratix planilha de revisão esquemática de 10 GX, MX e SX
- Intel® Stratix® 10 GX FPGA guia do usuário do kit de desenvolvimento
- Intel® Stratix® 10 SX Guia do usuário do kit de desenvolvimento soc SX
- Intel Arria 10 dispositivos
- Intel Arria planilha de revisão esquemática de 10 GX, GT e SX
- Intel Arria 10 FPGA de desenvolvimento
- Intel Arria 10 guia do usuário do kit de desenvolvimento soc
- Intel Cyclone GX 10 Devices
- Intel Cyclone planilha de revisão esquemática de 10 GX
- Intel® Cyclone® 10 GX FPGA guia do usuário do kit de desenvolvimento
Gerenciamento de energia
- Estimador de energia inicial (EPE) e analisador de energia
- UM 750: usando a ferramenta Intel FPGA PDN para otimizar o design da sua rede de entrega de energia
- Guia do usuário da ferramenta rede de entrega de energia (PDN) específica para dispositivos
- Estimador de energia inicial para Intel® Cyclone® 10 GX FPGAs usuário
- Estimador de energia inicial para Intel® Arria® 10 FPGAs usuário
- AN 711: recursos de redução de energia em Intel® Arria® 10 dispositivos
- AN 721: criando uma FPGA de energia
- AN 692: Considerações de sequenciamento de energia para dispositivos Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10 e Intel Agilex®
- Estimador de energia inicial para Intel® Stratix® 10 FPGAs usuário
- Intel® Stratix® 10 guia do usuário de gerenciamento de energia
- ® Intel Agilex do usuário de gerenciamento de energia
- UM 910: Intel Agilex® 7 diretrizes de projeto de rede de distribuição de energia
- Intel® Quartus® guia do usuário do Prime Pro Edition: análise e otimização de energia
- Intel® FPGA Power and Thermal Calculator do usuário
Gerenciamento de energia térmica
- Intel Stratix 10 dispositivos
- UM 787: Intel® Stratix® 10 de modelagem térmica e gerenciamento com o estimador de energia inicial
- UM 943: Modelagem térmica para Intel® Stratix® 10 FPGAs com a Intel® FPGA Power and Thermal Calculator
- UM 944: Modelagem® térmica para Intel Agilex FPGAs com a Intel® FPGA Power and Thermal Calculator
Sequenciamento de energia
- Intel Stratix 10, Intel Cyclone 10 GX, Intel Arria 10 e Intel Agilex 7 dispositivos
- AN 692: Considerações de sequenciamento de energia para Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10 e Intel Agilex® 7 dispositivos
Kits de desenvolvimento
- Os seguintes kits de desenvolvimento estão disponíveis para o Núcleo IP SDI II:
- Intel® Stratix® kit de desenvolvimento de integridade de sinal 10 GX
- Intel® Stratix® kit de desenvolvimento de integridade de sinal 10 TX
- Intel® Arria® de desenvolvimento de integridade de sinal transceptor 10 GX
- Intel® Cyclone® kit de desenvolvimento FPGA 10 GX
- Stratix® V GT Kit de desenvolvimento de integridade do sinal do transceptor V GT
- Arria® V GX FPGA de desenvolvimento
- Cyclone® V GT FPGA de desenvolvimento
4. Exemplos de projeto
- Intel Arria dispositivo 10
- Arria 10 - Passo a passo do dispositivo Intel GX multi-rate SDI II usando o design de referência de pipeline de processamento de vídeo e imagem
- Arria 10 - Multi rate (até 12G-SDI) SDI II com design de referência vcxo externo
- Arria 10 - Design de referência de remoção de VCXO SDI II de taxa tripla (AN746)
- Arria 10 - design de referência de áudio 12G-SDI
- Intel Cyclone dispositivo 10 GX
5. Depuração
Perguntas frequentes
Certifique-se de habilitar a opção "Saída de erro CRC" no editor de parâmetros SDI II Intel® FPGA IP para valores de CRC corretos (não aplicáveis para SD-SDI).
Você pode consultar o Guia do usuário SDI II Intel® FPGA IP, seção 5.3.1. Insira a linha para uma inserção correta da linha.
Você pode consultar o Guia de usuário de exemplo de projeto de IP SDI II Stratix® 10 FPGA IP, seção 1.5.1. Diretrizes de conexão e configurações sobre como exibir NTSC e formato de vídeo PAL corretamente.
Certifique-se de que a frequência do sinal do clock está conectada à frequência correta do clock integrado. Por exemplo, se o sinal do clock de reflck SDI Tx PLL estiver configurado para 148,5 MHz, use o chip clock de 148,5 MHz também para conectar-se ao sinal de refclk SDI Tx PLL.
Para o design de exemplo de loopback serial, o cliente pode ver toda a resolução de vídeo suportada no arquivo .tcl neste diretório <example design folder>\hwtest\tpg_ctrl.tcl. Para o design de exemplo de loopback paralelo, este arquivo .tcl não está disponível, mas o cliente ainda pode acessar toda a resolução de vídeo suportada na especificação SMPTE.
Ainda está procurando exemplos de design?
Ainda tem perguntas?
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.