Intel® Arria® 10 FPGA — passagem multitaxa SDI II usando projeto de referência de pipeline de processamento de vídeo e imagem

Intel® Arria® 10 FPGA — passagem multitaxa SDI II usando projeto de referência de pipeline de processamento de vídeo e imagem

714772
8/2/2019

Introdução

O Intel® Arria® 10 FPGA projeto de referência SDI II demonstra os dados de vídeo de passagem multitaxa (até 12 G-SDI) com um oscilador de cristal controlado por tensão externo (VCXO). O projeto usa núcleos Intel FPGA IP principais da suíte de processamento de vídeo e imagem (VIP), como Intel FPGA IP de Entrada de vídeo com clock II (CVI II), Saída de vídeo com clock II (CVO II) Intel FPGA IP, Intel FPGA IP de Buffer de quadros II (VFB II) e Comutador II Intel FPGA IP para implementação de passagem.

Detalhes do projeto

Família de dispositivos

FPGAs Intel® Arria® 10 e FPGAs SoC

Quartus Edition

Intel® Quartus® Prime Pro Edition

Quartus Version

19.2

Núcleos IP (47)
Núcleo de IP Categoria do núcleo de IP
Top level generated instrumentation fabric Debug & Performance
Altera Arria 10 XCVR Reset Sequencer Other
Nios II Gen2 Processor NiosII
Nios II Gen2 Processor Unit NiosII
On-Chip Memory (RAM or ROM) OnChipMemory
Arria 10 External Memory Interfaces ExternalMemoryInterfaces
EMIF Core Component for 20nm Families ExternalMemoryInterfaces
EMIF Error Correction Code (ECC) Component Internal Components
EMIF Error Correction Code (ECC) Component for Arria 10 Internal Components
Arria 10 External Memory Interfaces Debug Component ExternalMemoryInterfaces
alt_mem_if JTAG to Avalon Master Bridge BridgesAndAdaptors
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Reset Controller QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-MM Pipeline Bridge QsysInterconnect
JTAG UART ConfigurationProgramming
System ID Peripheral Other
Clocked Video Input II (4K Ready) AudioVideo
Video and Image Processing Suite Other
Clocked Video Output II (4K Ready) AudioVideo
Video Input Bridge AudioVideo
alt_vip_cvo_core AudioVideo
Switch II (4K Ready) Video and Image Processing
Frame Buffer II (4K Ready) AudioVideo
Interval Timer Peripherals
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-ST Handshake Clock Crosser QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Memory-Mapped Router QsysInterconnect
IRQ Mapper QsysInterconnect
IRQ Clock Crosser QsysInterconnect
ALTCLKCTRL ClocksPLLsResets
Arria 10 Transceiver Native PHY TransceiverPHY
Transceiver PHY Reset Controller TransceiverPHY
SDI II TransceiverPHY
Arria 10 FPLL ClocksPLLsResets
Altera IOPLL ClocksPLLsResets

Descrição detalhada

Prepare o modelo de projeto na GUI do Software Quartus® Prime (versão 14.1 e mais recente)


Nota: após baixar o exemplo de projeto, você deve preparar o modelo de projeto. O arquivo baixado é da forma de um arquivo <project>.par que contém uma versão compactada de seus arquivos de projeto (semelhante a um arquivo .qar) e metadados que descrevem o projeto. A combinação dessas informações é o que constitui um arquivo <project>.par. Nos lançamentos 16.0 ou mais recentes, você pode simplesmente clicar duas vezes no arquivo <project>.par e o Quartus iniciará esse projeto.


O segundo significa criar o modelo do projeto é por meio do Novo Assistente de projeto (Assistente de projeto > novo assistente de projeto). Após inserir o nome e a pasta do projeto no primeiro painel, o segundo painel pedirá que você especifique um projeto ou modelo de projeto vazio. Selecione o modelo de projeto. Você verá uma lista de projetos Design Templates que você carregou anteriormente, bem como vários "Baseline Pinout Designs" que contêm o pinagem e configurações para uma variedade de kits de desenvolvimento. Se você não encontrar seu modelo de projeto na lista, clique no link que afirma instalar os Design Templates circularam abaixo:



Navegue até o arquivo <project>.par baixado, clique em próximo, seguido de Finish, e seu modelo de projeto será instalado e exibido no painel Navegador do Projeto no Quartus.


Nota: quando um projeto é armazenado na Design Store como um modelo de projeto, ele é testado anteriormente com a versão declarada do software Quartus. A regressão garante que o modelo de projeto passe pelas etapas de análise/síntese/ajuste/montagem no fluxo de projeto do Quartus.



Prepare o modelo de projeto na linha de comando do software Quartus® Prime


Na linha de comando, digite o seguinte comando:

quartus_sh --platform_install -package <project directory>/<project>.par


Assim que o processo for concluído, digite:

quartus_sh --nome da plataforma <project>



Nota:

* Versão ACDS: 19.2.0 Pro


Detalhes do projeto

Família de dispositivos

FPGAs Intel® Arria® 10 e FPGAs SoC

Quartus Edition

Intel® Quartus® Prime Pro Edition

Quartus Version

19.2