Núcleo de FPGA IP MAC e PHY Ethernet 40G
O Núcleo de FPGA IP MAC e PHY Ethernet 40G oferece o IEEE 802.3ba-2010. O Ethernet 40 Gbps é um padrão do setor e é compatível para funções de controle de acesso de mídia (MAC) e PHY (PCS+PMA). Permite que um FPGA faça interface com outro dispositivo em um módulo de transceptor de cobre ou óptico. O IP suporta o padrão IEEE 1588 v2 com registro de tempo de duas fases, bem como capacidade de backplane em uma variedade de FPGAs Stratix® ou Arria®.
Leia o guia do usuário do MAC Ethernet de baixa latência de 40 e 100 Gbps e função PHY MegaCore ›
Leia o guia do usuário do IP Ethernet 40 G Ethernet™ 40 G de baixa latência FPGA IP ›
Leia o guia do usuário do exemplo de projeto Ethernet 40 G Ethernet™ 5 FPGA IP de baixa latência ›
Leia o guia do usuário da Ethernet 40 G Ethernet 40 G de baixa latência FPGA IP ›
Leia o guia do usuário do núcleo IP Ethernet 40 Gbps de baixa latência Stratix® 10 ›
Leia o guia do usuário núcleo IP Ethernet 40 Gbps de baixa latência ›
Leia o guia do usuário MAC Ethernet de 40 e 100 Gbps e função PHY MegaCore ›
Leia o guia do usuário do exemplo de projeto Ethernet 40 G de baixa latência Stratix® 10 ›
Leia o guia do usuário do exemplo de projeto Ethernet 40 G de baixa latência ›
Núcleo de FPGA IP MAC e PHY Ethernet 40G
Recursos
- Compatível com o padrão Ethernet IEEE 802.3ba-2010 de 40 Gbps.
- IP hard de anexo de meio físico (PMA) XLAUI e interface externa que consiste em vias de transceptor serial cada uma operando em 10,3125 Gbps.
- Soft IP de subcamada de codificação física (PCS) de 40 GbE implementado na malha FPGA.
- Soft IP MAC 40 GbE com conjunto de recursos configurável.
- Opções suportadas:
- 40 GbE.
- MAC+PHY, apenas PHY ou apenas MAC.
- Transmissor mais receptor (full-duplex), apenas pelo transmissor ou apenas no receptor.
- Hardware verificado para suportar o tráfego completo de velocidade de fio de 40 Gbps.
- Monitor de taxa de erro de bit PCS (BER).
- Gerador e verificador de padrões de teste PCS programáveis.
- Contagem de inatividade de retorno (DIC).
- Controle de fluxo Ethernet automático.
- Transmissor MAC programável (TX), verificação cíclica de redundância (CRC), inserção e remoção de CRC do receptor (RX).
- Comprimento do quadro de recepção máximo programável até 9.600 bytes.
- Filtragem de pacotes MAC e receptor programáveis (RX) com base no endereço MAC.
- Modos de operação MAC promíscuo (transparente) e não promíscuo (filtrado).
- Filtragem de frame recebido programável no MAC com CRC, erro de frame superdimensionado e subdimensionado.
- Receber filtragem de frames de controle (controle de pausa e/ou controle sem pausa).
- Receber remoção de pads controláveis por usuário.
- Transmitir inserção automática de pads.
- Estatísticas de sinais de saída de status para implementação dos contadores de estatísticas externas.
- Módulo de contagem de estatísticas de 64 bits opcional para RMON (RFC 2819), MIB tipo Ethernet (RFC 3635) e grupo de interface MIB (RFC 2863).
- Sinalização de falha de link programável.
- Passagem de preâmbulo opcional.
- Interface de Avalon® streaming (Avalon-ST) para datapath MAC para a aplicação do cliente com o início do pacote (SOP) na entrada mais importante da faixa 64 bits (MSB) quando a opção do adaptador é usada (256 bits em 312,5+ MHz).
- Interface de transmissão personalizada com SOP possível em qualquer MSB de 64 bits quando a opção do adaptador não é usada.
- Interface de 32 bits do Avalon® Memory Mapped (Avalon-MM) para controle e monitoramento do MAC, PCS, PMA e módulo óptico externo.
- Gerenciamento de dados de entrada/saída (MDIO) ou interfaces seriais de 2 fios para gerenciamento de diferentes módulos ópticos.
- Testes funcionais e de desempenho passados com equipamentos de teste Ethernet 40/100 Gb.
Status do IP
| Status da solicitação | Produção |
| Códigos de pedidos | |
| Função MegaCore PHY e MAC para Ethernet de 40 e 100 Gbps | IP-40GEMAC IP-40GEPHY IP-100GEMAC IP-100GEPHY IP-40GEMACPHY IP-100GEMACPHY IP-40GBASEKR4PHY |
| Núcleo IP Ethernet de 40 Gbps de baixa latência | MAC e PHY Ethernet de 40 G de baixa latência: IP-40GEUMACPHY MAC e PHY Ethernet de 40 G de baixa latência com 1588: IP-40GEUMACPHYF MAC e PHY 40GBASE-KR4 Ethernet de 40 G de baixa latência com FEC: IP-40GBASEKR4PHY |
| FPGA IP Ethernet 40G E-Tile de baixa latência | IP–40GETILEMAC |
| Núcleo Ethernet de 100 Gbps de baixa latência | MAC e PHY Ethernet de 100 G de baixa latência: IP-100GEUMACPHY MAC e PHY Ethernet de 100 G de baixa latência com 1588: IP-100GEUMACPHYF |
Links relacionados
Placas de desenvolvimento
- Kit de desenvolvimento do FPGA Stratix® 10 GX
- Kit de desenvolvimento de integridade de sinal do FPGA Stratix® 10 GX
- Kit de desenvolvimento do FPGA Arria® 10 GX
- Kit de desenvolvimento de integridade de sinal do transceptor FPGA Arria® 10 GX
- Kit de desenvolvimento 100 G, Edição Stratix® V GX
- Kit de desenvolvimento de FPGA Stratix® V GX
- Kit de desenvolvimento 100 G, Edição Stratix® IV GT
Recursos adicionais
Encontrar PI
Descubra o núcleo de propriedade intelectual Altera® FPGA ideal para as suas necessidades.
Suporte técnico
Para obter suporte técnico neste núcleo de PI, acesse os Recursos de Suporte ou Suporte Premier Intel®. Você também pode pesquisar tópicos relacionados a esta função no Centro de conhecimento e nas Comunidades.
Avaliação e compra de PI
Modo de avaliação e informações de compra dos núcleos de propriedade intelectual Altera® FPGA.
IP Base Suite
Licenças gratuitas para o Altera® FPGA IP Core com uma licença ativa para o Software Quartus® Prime Standard ou Pro Edition.
Exemplos de design
Baixe exemplos de projetos e projetos de referência para dispositivos Altera® FPGA.
Contato de Vendas
Entre em contato com a equipe de vendas para suas necessidades de projeto e aceleração de produtos Altera® FPGA.