Treinamento conduzido por instrutor: análise de tempo Altera® FPGA: laboratórios práticos
726460
2023-07-14
Public
A preview is not available for this record, please engage by choosing from the available options ‘download’ or ‘view’ to engage with the material
Descrição
Nessa aula, você trabalhará em laboratórios práticos em uma máquina virtual para praticar suas habilidades de análise de temporização. Venha como você está para a aula, nenhuma configuração é necessária. É necessário ter conhecimento prévio dos conceitos de análise de temporização. Se você precisar aprender esses, antes de ir à aula, participe da aula de Análise de temporização: aula de palestra. Haverá uma breve revisão das restrições de SDC que iniciam os laboratórios.
Instruções de uso
Ativos relacionados
Título e descrição
Formato
Idioma
Ação
Instructor-Led Training: Altera® FPGA Timing Analysis: Lecture
You will learn how to constrain & analyze a design for timing using the Timing Analyzer in the Quartus® Prime Pro software v. 22.1. This includes writing Synopsys* Design Constraint (SDC) files, generating various timing reports in the Timing Analyzer & applying this knowledge to an FPGA design. Besides learning the basic requirements to ensure that your design meets timing, you will see how the Timing Analyzer makes it easy to create timing constraints to help you meet those requirements.
Note: While the focus of this course is the Quartus Prime Pro software, much of the flow and constraints are valid with the Standard and Lite versions of the software.