HdL Verilog: Instantiation de três estados

Este exemplo simples mostra como instautar um buffer de três estados no HDL Verilog usando a palavra-chave bufif1. O tipo de saída é tri. O buffer é instaurou por bufif1 com a variável nome b1.

Para obter mais informações sobre o uso deste exemplo em seu projeto, consulte a seção Como usar os exemplos de HDL verilog na página da Verilog.

tristate.v

módulo Tristate (in, oe, out);

    entrada,   oe;  saída;
    tri     fora;

    bufif1  b1 (out, in, oe);

endmodule

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.