Devido a um problema na versão 24.3 do Software Quartus® Prime Pro Edition, quando o número de vias por dispositivo conversor L no editor de parâmetro GTS JESD204B IP é definido como L = 6 ou L = 8, a porta pma__clk tem uma largura de 1 bit no código de HDL gerado. No entanto, para L = 6 ou L = 8, o GTS Reset Sequencer IP requer uma largura de porta pma__clk de 2 bits, o que causará uma incompatibilidade de largura de porta entre as duas portas.
Ao usar o Platform Designer para conectar as portas pma__clk do GTS Reset Sequencer IP ao GTS JESD204B IP, um erro será exibido no console de Mensagens do Sistema:
Erro: jesd_gts_ss.jesd_gts_jesd204b.pma__clk/jesd_gts_ss_intel_srcss_gts.o_pma__clk: o sinal de clk tem largura 1 em jesd_gts_jesd204b.pma__clk, mas tem largura 2 em jesd_gts_ss_intel_srcss_gts.o_pma__clk
Esta solução alternativa é aplicável apenas durante a geração de IP.
1. Nos arquivos IP, abra o arquivo <IP name>.v no Project Navigator: Eg: <IP name>/synth/<IP name>.v
2. Edite a largura pma__clk manualmente adicionando um bit conforme mostrado abaixo:
3. Salvar e fechar o arquivo <IP name>.v
Altera® recomenda instalar o seguinte patch no Altera® software Quartus® Prime Pro Edition versão 24.3:
Baixe o patch 0.02 para Windows (quartus-24.3-0.02-windows.exe)
Baixe o patch 0.02 para Linux (quartus-24.3-0.02-linux.run)
Baixe o arquivo Readme para o patch 0.02 (quartus-24.3-0.02-readme.txt)
Após instalar o patch, regenerar o GTS JESD204B IP através do Platform Designer.
Este problema foi corrigido a partir da versão 24.3.1 do Software Quartus® Prime Pro Edition.