Devido a um problema no Software Quartus® Prime Pro Edition versão 24.3.1, compilações idênticas podem produzir resultados diferentes. Esse problema ocorre porque o Platform Designer gera incompatibilidade intermitente em arquivos de síntese quando a geração paralela de IP é habilitada e afeta apenas os dispositivos FPGA Agilex™ 7.
Para contornar esse problema, desabilite a compilação paralela no Software Quartus® Prime Pro Edition e no Platform Designer.
No Software Quartus® Prime Pro Edition:
• Vá para Atribuições > Configurações > Configurações do Processo de Compilação.
• Em Compilação paralela, defina o número máximo de processadores permitido para 1.
• Como alternativa, você pode usar as seguintes atribuições de QSF:
set_global_assignment nome NUM_PARALLEL_PROCESSORS 1
No Platform Designer:
• Na caixa de diálogo Geração , desative a opção Usar múltiplos processadores para geração rápida de IP (quando disponível) durante a geração de arquivos HDL.
Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.