ID do artigo: 000098817 Tipo de conteúdo: Solução de problemas Última revisão: 29/05/2024

Por que o pino de entrada de E/S de alta tensão (HVIO) está preso no alto dos dispositivos FPGA Agilex™ 5?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® Prime Pro Edition versão 23.4.0 patch 009, 23.4.1 e 24.1, você poderá observar um pino de entrada HVIO preso ao máximo em FPGA no Agilex™ 5 se o projeto não incluir um transceptor e um pino de RCOMP desconectado enquanto o pino HVIO está configurado como entrada ou bidirecional. Este problema não afeta o processo de configuração do dispositivo e o dispositivo pode entrar no modo de usuário.

Resolução

Um patch está disponível para corrigir este problema para o Software Quartus® Prime Pro Edition versão 24.1. Baixe e instale o patch 0.15fw a partir do anexo apropriado abaixo.

Esse problema está previsto para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.