ID do artigo: 000094408 Tipo de conteúdo: Solução de problemas Última revisão: 02/12/2024

Por que a simulação de VHDL do projeto Serial Lite III Streaming FPGA IP falha ao usar o software QuestaSim e o Questa*- FPGA Edition?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão 23.1 do Software Quartus® Prime Pro Edition, você poderá observar falhas na simulação de VHDL para o projeto Serial Lite III Streaming IP com modo de clocking padrão para dispositivos Stratix® 10 dispositivos L/H-tile ao utilizar a versão mais recente do software QuestaSim e Questa*- FPGA Edition.

    Resolução

    Para evitar essa falha na simulação, você pode usar a versão anterior do Questa Simulator 2022.1.

    Este problema será corrigido em uma versão futura do software Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    Mostrar tudo

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.