Descrição
Ao executar o exemplo de projeto do O-RAN FPGA IP para Hard IP Ethernet 25 G no hardware, erros serão vistos na janela do console do sistema:
0x00000001 de erro de frame Rx
Este problema ocorre quando o script oran_agilex.tcl é fornecido sem erros, o comando chkphy_status é emitido, as frequências do clock são configuradas corretamente e a frequência RX é bloqueada como o esperado. No entanto, um erro de frame é visto.
Resolução
Para contornar esse problema, gere o IP Ethernet usando o RS-FEC (528.514) em vez de Firecode, recompila o projeto, programe a FPGA com o arquivo recém-gerado e siga as etapas conforme mencionado no guia do usuário. O erro de frame RX não deve ser visto com essas alterações.