Devido a um problema na versão 18.1 ou anterior do Software Quartus® Prime Standard Edition, você pode ver a mensagem de erro fatal mencionada acima ao simular o modelo de simulação baseado em VHDL do ALTPLL FPGA IP.
Para contornar esse problema, atualize o script de simulação para usar o arquivo wrapper de nível superior IP do nome <ip>/síntese/diretório em vez de <ip nome>/simulação/diretório.