Por que os Hard IPs PCIe* Arria® 10 e Cyclone® 10 GX não permitem que um TLP de gravação de memória passe por um TLP de leitura de memória?

Há uma limitação de projeto nos Hard IPs PCIe* Arria® 10 e Cyclone® 10 GX que não possuem um buffer bypass para armazenar TLPs de leitura de memória. Se não houver crédito para enviar nenhum TLPs de leitura de memória, esses TLPs permanecerão na fila, o que faz com que os TLPs de conclusão da gravação da memória sejam bloqueados head-of-line. Arria® 10 e Cyclone® Hard IPs PCIe* de 10 GX não permitem que qualquer TLP de conclusão de gravação de memória passe um TLP de leitura de memória porque o Hard IP não tem um buffer de bypass para colocar os TLPs de leitura de memória de lado e dar caminho para a memória de gravação de TLP para ir acima desses TLPs de leitura de memória.

Não há solução alternativa para este problema. A aplicação e o software do usuário devem estar cientes da limitação e cuidar deste cenário.

Este problema não será corrigido em nenhuma versão futura da versão do software IP.