ID do artigo: 000076870 Tipo de conteúdo: Solução de problemas Última revisão: 23/10/2019

Por que a camada de transação do PCIe* Endpoint Intel® Stratix® 10 L/H-Tile fica presa na redefinição quando o FLR de redefinição de nível de função é iniciado?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Quando o recurso de Redefinição de Nível de Função (FLR) estiver desabilitado, uma configuração de Gravação de configuração que configura o parâmetro Initiate Function-Level Reset para 1 do Registro de controle de dispositivo fará com que o Intel® Stratix® Camada de transação do PCIe* Endpoint* de 10 L/H-Tile fique preso na redefinição.

    O equipamento PCIe* Tile L/H Intel® Stratix® 10 responderá a solicitações subsequentes com TLP de solicitação não suportada (UR).

    A reinicialização convencional é necessária para se recuperar deste caso de erro, por exemplo: n.º de PERST, reinicialização a quente ou desativação/habilitação do link.

    Resolução

    Para contornar esse problema, habilite a capacidade de FLR no Editor de parâmetros IP.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Mostrar tudo

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.