Problema 160236: Versão 1.9
Para os pinos BOOTSEL (BSEL) e CLOCKSEL (CSEL), ele mostra que um resister pull-up de 4,7 K-ohm a 10K-ohm pode ser usado, mas não especifica a tensão à qual o resistor de puxar para cima deve ser ligado.
Os resistores pull-up para os pinos BSEL e CSEL devem ser vinculados ao VCCIO dos bancos que contêm esses pinos.
Problema 63747: versão 1.3
DCLK não está listado como um pino de dois propósitos. O DCLK pode ser configurado como um pino de E/S do usuário após a configuração quando o modo de configuração estiver no modo Ativo.
Problema 44313: Versão 1.1
A diretriz de conexão para GXB_RX pinos não-GXB_RX diz para conectar-se ao GND através de um resistor de 10 k.. O resistor de 10 k. não é necessário, GXB_RX pinos podem ser ligados diretamente ao GND.
Problema 27900: Versão 1.1
As diretrizes clk[0:23][p,n] Pin Type, Pin Description e Connection Não estão corretas. Estes são pinos de E/S de uso duplo com capacidade de buffer de saída. O seguinte descreve os pinos CLK[0:23][p,n]:
Tipo de pino: "Entrada" deve ser alterado para "E/S".
Descrição do pino: "Pinos de entrada de clock positivos e negativos dedicados que também podem ser usados como pinos de E/S. OCT Rd é suportado quando usado como entrada diferencial. A OCT Rt é suportada quando usada como entrada SSTL ou HSTL. Os OCT Rs são suportados para operações de saída.
Ao usar o padrão de E/S de uma única extremidade, apenas os pinos CLK[0:23]p servem como pinos de entrada dedicados ao PLL."
Diretrizes de conexão: "Esses pinos podem ser vinculados ao GND ou deixados desconectados. Se não estiver conectado, use opções programáveis de software Quartus II para visibilização interna desses pinos. Eles podem ser reservados como tristate de entrada com resistor de pull up fraco habilitado, ou como saídas que conduzem o GND."