Sim, você pode intercalar a colocação do canal de transceptor do IP Interlaken 100G ao usar dispositivos transceptor Stratix® V dentro das seguintes limitações.
Ao implementar um canal x12, 100G Interlaken IP, dois PHYs do transceptor de canal x6 são instanados dentro do IP. Da mesma forma, ao implementar um canal x24, 100G Interlaken IP, quatro PHYs transceptor de canal x6 são instanados dentro do IP.
Você pode intercalar a colocação do canal do transceptor, desde que você garanta que cada grupo lógico de 6 canais permaneça dentro de um único bloco de transceptor físico.
Por exemplo, a seguinte colocação do canal x12 seria ilegal porque a via lógica 2 é colocada no bloco 1 do transceptor, mas as vias 0-1 e 3-5 são colocadas no bloco 0 do transceptor. Da mesma forma, a via lógica 11 é colocada no bloco 0 do transceptor, mas as vias 6-10 são colocadas no bloco 1 do transceptor.
Bloco 1 do transceptor
GXB_[Tx,Rx]_[L,R][11] = pista lógica 2
GXB_[Tx,Rx]_[L,R][10] = pista lógica 8
GXB_[Tx,Rx]_[L,R][9] = pista lógica 9
GXB_[Tx,Rx]_[L,R][8] = via lógica 10
GXB_[Tx,Rx]_[L,R][7] = pista lógica 6
GXB_[Tx,Rx]_[L,R][6] = pista lógica 7
Bloco 0 do transceptor
GXB_[Tx,Rx]_[L,R][5] = via lógica 5
GXB_[Tx,Rx]_[L,R][4] = via lógica 11
GXB_[Tx,Rx]_[L,R][3] = pista lógica 3
GXB_[Tx,Rx]_[L,R][2] = via lógica 4
GXB_[Tx,Rx]_[L,R][1] = pista lógica 0
GXB_[Tx,Rx]_[L,R][0] = via lógica 1
O seguinte seria uma colocação legal de canal entrelaçada de canal x12 porque os canais lógicos 0-5 residem todos no bloco 0 do transceptor, e os canais lógicos 6-11 residem todos no bloco 1 do transceptor.
Bloco 1 do transceptor
GXB_[Tx,Rx]_[L,R][11] = via lógica 11
GXB_[Tx,Rx]_[L,R][10] = pista lógica 8
GXB_[Tx,Rx]_[L,R][9] = pista lógica 9
GXB_[Tx,Rx]_[L,R][8] = via lógica 10
GXB_[Tx,Rx]_[L,R][7] = pista lógica 6
GXB_[Tx,Rx]_[L,R][6] = pista lógica 7
Bloco 0 do transceptor
GXB_[Tx,Rx]_[L,R][5] = via lógica 5
GXB_[Tx,Rx]_[L,R][4] = pista lógica 2
GXB_[Tx,Rx]_[L,R][3] = pista lógica 3
GXB_[Tx,Rx]_[L,R][2] = via lógica 4
GXB_[Tx,Rx]_[L,R][1] = pista lógica 0
GXB_[Tx,Rx]_[L,R][0] = via lógica 1