JESD204 FPGA IP

O comitê JEDEC criou o padrão de interface serial do conversor de dados JESD204 para padronizar e reduzir o número de entradas/saídas de dados entre conversores de dados de alta velocidade e outros dispositivos, como FPGAs. O protocolo tem muitas vantagens, como layout simplificados, gerenciamento de distorções e latência determinística.

diagrama de transferência de dados de integração jesd204b/c

Compatível com JEDEC e pré-verificado

Altera oferece IPs de JESD204C e JESD204B pré-verificados, que economizam tempo significativo de desenvolvimento para designers em comparação com o desenvolvimento do IP do zero.

Os IPs são compatíveis com as especificações JEDEC, o que é crucial para garantir interoperabilidade e confiabilidade em aplicações de dados de alta velocidade.

Protocolo IP Recursos FPGA Agilex ™ 7 (E-Tile)

FPGA Agilex ™ 7 (F-Tile)

FPGA Agilex™ 9 (F-Tile)

 Grupo B de dispositivos FPGA Série E (GTS) Agilex™ 5 Agilex™ 5 FPGA Série E (GTS) Grupo A de dispositivos Agilex™ 5 FPGA série D (GTS)
JESD204C Taxa de transmissão de dados 28,9 Gbps 32,44032 Gbps 17,16 Gbps 28,1 Gbps
Vias 1-16x 1-8x
HIP/SIP Hard IP (HIP) IP soft (SIP)
Modos de dados

Simplex (apenas TX, apenas RX)

Duplex (TX/RX- PHY compartilhado, mesmas taxas de dados)

Simplex (apenas TX, apenas RX)

Duplex (TX/RX- PHY compartilhado, mesmas taxas de dados)

Dual Simplex (TX/RX — PHY independente, taxas de dados diferentes)
JESD204B Taxa de transmissão de dados 19,2 Gbps 20 Gbps 17,16 Gbps 19,2 Gbps 19,2 Gbps
Vias 1-8x 1-8x
HIP/SIP MAC+PHY — Hard IP (HIP)
TL- Soft IP (SIP)		 IP soft (SIP)
Modos de dados

Simplex (apenas TX, apenas RX)

Duplex (TX/RX- PHY compartilhado, mesmas taxas de dados)

Simplex (apenas TX, apenas RX)

Duplex (TX/RX- PHY compartilhado, mesmas taxas de dados)

Dual Simplex (TX/RX — PHY independente, taxas de dados diferentes)
Nota: Para obter informações detalhadas sobre IP, verifique os respectivos guias de usuário IP na seção de documentação.
Exibir tudo Mostrar menos
Protocolo IP FPGA Agilex ™ 7 (E-Tile)

FPGA Agilex ™ 7 (F-Tile)

FPGA Agilex™ 9 (F-Tile)
JESD204C AN 960: Relatório de interoperabilidade com ADI AD9081 MxFE* ADC AN 876: Relatório de interoperabilidade com ADI AD9081 Mx FE* ADC

AN 976: Relatório de interoperabilidade com ADI AD9081 MxFE* DAC
Exibir tudo Mostrar menos
Protocolo IP FPGA Agilex ™ 7 (E-Tile)

FPGA Agilex ™ 7 (F-Tile)

FPGA Agilex™ 9 (F-Tile)

 FPGA Agilex™ 5 (GTS)
JESD204C usuário do Tile E JESD204C FPGA IP Guia do usuário do F-Tile JESD204C FPGA IP Guia do usuário do GTS JESD204C FPGA IP
do E-Tile JESD204C Agilex 7 Guia do usuário do exemplo de projeto do F-Tile JESD204C FPGA IP Guia do usuário do exemplo de projeto do GTS JESD204C FPGA IP
Notas da versão E-Tile JESD204C FPGA IP Notas da versão F-Tile JESD204C FPGA IP daDO GT S JESD204C FPGA IP
JESD204B Guia do usuário do Tile E JESD204B FPGA IP Guia do usuário do F-Tile JESD204B FPGA IP
Guia do usuário do exemplo de projeto do E-Tile JESD204B Agilex 7 Guia do usuário do exemplo de projeto do F-Tile JESD204B FPGA IP
Notas da versão E-Tile JESD204B FPGA IP Notas da versão F-Tile JESD204B FPGA IP
Exibir tudo Mostrar menos

Códigos para pedidos e preços

Após comprar a licença para o JESD204 FPGA IP Suite, você pode obter e gerenciar a licença por meio do Centro de Autoatendimento de Licenciamento.

Para obter mais informações, acesse o Centro de Suporte ao Licenciamento

IP Código de pedidos Básico Renovação
JESD204 FPGA IP Suite
 Principal: IPS-JESD204
Renovação: IPSR-JESD204

Digikey

Mouser

Arrow

Digikey

Mouser
Nota: a compra e renovação do JESD204 FPGA IP Suite incluirá as seguintes licenças de IP: IP-JESD204C, IP-JESD204C-FTILE, IP-JESD204B, IP-JESD204B-FTILE
Exibir tudo Mostrar menos

Recursos adicionais

Encontrar PI

Descubra o núcleo de propriedade intelectual Altera® FPGA ideal para as suas necessidades.

Suporte técnico

Para obter suporte técnico neste núcleo de PI, acesse os Recursos de Suporte ou Suporte Premier Intel®. Você também pode pesquisar tópicos relacionados a esta função no Centro de conhecimento e nas Comunidades.

Avaliação e compra de PI

Modo de avaliação e informações de compra dos núcleos de propriedade intelectual Altera® FPGA.

IP Base Suite

Licenças gratuitas para o Altera® FPGA IP Core com uma licença ativa para o Software Quartus® Prime Standard ou Pro Edition.

Exemplos de design

Baixe exemplos de projetos e projetos de referência para dispositivos Altera® FPGA.

Contato de Vendas

Entre em contato com a equipe de vendas para suas necessidades de projeto e aceleração de produtos Altera® FPGA.

Comparar produtos