A preview is not available for this record, please engage by choosing from the available options ‘download’ or ‘view’ to engage with the material
Descrição
Este curso on-line fornecerá uma visão geral da linguagem VHDL e seu uso no design lógico. Ao final do curso, você entenderá as partes básicas de um modelo VHDL e como cada um é usado. Você também obterá uma compreensão das construções VHDL básicas usadas nos ambientes de síntese e simulação. Você também será capaz de construir estruturas lógicas completas que podem ser sintetizadas em hardware de dispositivo lógico programável. Por fim, você obtém a compreensão necessária para conectar modelos inteiros para criar designs hierárquicos.